PCT/FR2004/050330



15 JUIL. 2004

OMPI PCT

RECU 0 8 OCT. 2004

BREVET D'INVENTION

CERTIFICAT D'UTILITÉ - CERTIFICAT D'ADDITION

COPIE OFFICIELLE

Le Directeur général de l'Institut national de la propriété industrielle certifie que le document ci-annexé est la copie certifiée conforme d'une demande de titre de propriété industrielle déposée à l'Institut.

Fait à Paris, le 0 7 JUIL, 2004

Pour le Directeur général de l'Institut national de la propriété industrielle Le Chef du Département des brevets

Martine PLANCHE

DOCUMENT DE PRIORITÉ

PRÉSENTÉ OU TRANSMIS CONFORMÉMENT À LA RÈGLE 17.1.a) OU b)

> INSTITUT NATIONAL DE LA PROPRIETE

SIEGE 26 bls, rue de Saint-Petersbourg 75800 PARIS cedex 08 Téléphone : 33 (0)1 53 04 53 04 Télécopie : 33 (0)1 53 04 45 23 www.lnpl.fr

HE THE TAX



BREVET D'INVENTION **CERTIFICAT D'UTILITE**

26bis, rue de Saint-Pétersbourg 75800 Paris Cédex 08

Téléphone: 01 53.04.53.04 Télécopie: 01.42.94.86.54

Code de la propriété intellectuelle-livreVI

REQUÊTE EN DÉLIVRANCE

DATE DE REMISE DES PIÈCES: It juillat 2003.

N° D'ENREGISTREMENT NATIONAL: 0350344_

DÉPARTEMENT DE DÉPÔT:

DATE DE DÉPÔT:

Pari? 75_

17 vaillet 2003.

Jean LEHU **BREVATOME**

3, rue du Docteur Lancereaux

75008 PARIS

France

Vos références pour ce dossier: B14346.3 PR -DD2512

1 NATURE DE LA DEMANDE		 	
Demande de brevet			
2 TITRE DE L'INVENTION	AMPLIFICATEUR DE TE	THEIGH A FAIRI	CONSOMMATION
	AMPLIFICATEUR DE 18	ENSION A PAIDLE	E COMBONINATION.
TO DE PRIORIES OU	Pays ou organisation	Date	N°
3 DECLARATION DE PRIORITE OU	ays ou organication		
REQUETE DU BENEFICE DE LA DATE DE			
DEPOT D'UNE DEMANDE ANTERIEURE			
FRANCAISE	<u></u>	······································	
4-1 DEMANDEUR	COMMISSARIAT A L'EN	VERGIE ATOMIQ	UE
Nom	31-33, rue de la Fédéral		
Rue	75752 PARIS 15ème		
Code postal et ville	France		
Pays	France		İ
Nationalité		Caractère Scient	ifique, Technique et Ind
Forme juridique	Etablissement ubile de	- Cardoloro - Cross	
5A MANDATAIRE	TLEHU	 	
Nom	Jean		
Prénom	Liste spéciale: 422-5 S/	002. Pouvoir géné	eral: 7068
Qualité	BREVATOME	002,1 021011 3	•
Cabinet ou Société	3. rue du Docteur Lance	areaux	
Rue	75008 PARIS	5.000	
Code postal et ville	01 53 83 94 00		
N° de téléphone	01 45 63 83 33		
N° de télécopie	brevets.patents@breva	lex com	
Courrier électronique	Fichler électronique	Pages	Détails
6 DOCUMENTS ET FICHIERS JOINTS	textebrevet.pdf	28	D 22, R 5, AB 1
Texte du brevet	dessins.pdf	6	page 6, figures 11, Abrégé:
Dessins	uessins.pui	ŭ	page 2, Fig.3
Désignation d'inventeurs			
Pouvoir général			
·			

7 MODE DE PAIEMENT				
Mode de paiement	Prélèvement du compte courant			
Numéro du compte client	024			
8 RAPPORT DE RECHERCHE				
Etablissement immédiat				
9 REDEVANCES JOINTES	Devise	Taux	Quantité	Montant à payer
062 Dépôt	EURO	0.00	1.00	0.00
063 Rapport de recherche (R.R.)	EURO	320.00	1.00	320.00
068 Revendication à partir de la 11ème	EURO	15.00	6.00	90.00
Total à acquitter	EURO			410.00

La loi n°78-17 du 6 janvier 1978 relative à l'informatique aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.

Signé par Signataire: FR, Brevatome, J.Lehu Emetteur du certificat: DE, D-Trust GmbH, D-Trust for EPO 2.0 Fonction Mandataire agréé (Mandataire 1)



BREVET D'INVENTION CERTIFICAT D'UTILITE

Réception électronique d'une soumission

Il est certifié par la présente qu'une demande de brevet (ou de certificat d'utilité) a été reçue par le biais du dépôt électronique sécurisé de l'INPI. Après réception, un numéro d'enregistrement et une date de réception ont été attribués automatiquement.

Demande de brevet : X Demande de CU :

DATE DE RECEPTION	17 juillet 2003		
TYPE DE DEPOT	INPI (PARIS) - Dépôt électronique	Dépôt en ligne: X Dépôt sur support CD:	
Nº D'ENREGISTREMENT NATIONAL ATTRIBUE PAR L'INPI	0350344		
Vos références pour ce dossier	B14346.3 PR -DD2512		
DEMANDEUR			
Nom ou dénomination sociale	COMMISSARIAT A L'ENERGIE ATOMIQUE		
Nombre de demandeur(s)	1		
Pays	FR		
TITRE DE L'INVENTION		·	
AMPLIFICATEUR DE TENSION A FAIBLE	CONSOMMATION.		
DOCUMENTS ENVOYES			
package-data.xml	Requetefr.PDF	fee-sheet.xml	
Design.PDF	ValidLog.PDF	textebrevet.pdf	
FR-office-specific-info.xml	application-body.xml	request.xml	
dessins.pdf	indication-bio-deposit.xml		
EFFECTUE PAR			
Effectué par:	J.Lehu J.Lehu		
Date et heure de réception électronique:	17 Juillet 2003 13:57:18		
Empreinte officielle du dépôt	5E:FE:38:14:0D:50:4C:16:C2:E9:C8:70:BB:36:5F:9B:DC:BF:31:20		
		/ INPI PARIS, Section Dépo	

SIEGE SOCIAL

INSTITUT 28 bis, ruo do Saint Potersbourg
NATIONAL DE 75800 PARIS cedex 08
LA PROPRIETE Téléphone : 01 53 04 53 04

INDUSTRIELLE Télécopio: 01 42 93 59 30

AMPLIFICATEUR DE TENSION A FAIBLE CONSOMMATION

DOMAINE TECHNIQUE ET ART ANTERIEUR

10

5 L'invention concerne un amplificateur de tension à faible consommation.

L'amplificateur de tension à faible consommation selon l'invention peut être utilisé dans tout domaine de l'Electronique. Selon une application particulièrement avantageuse, l'amplificateur de tension à faible consommation selon l'invention est un amplificateur tension/tension de détecteur de photons X ou gamma.

Le schéma de principe d'un détecteur photons X ou gamma fonctionnant en comptage de photons 15 est représenté en figure 1. Le détecteur comprend un détecteur élémentaire 1, polarisé par une tension Vpol, qui transforme chaque photon détecté en une impulsion de courant, un amplificateur charge/tension A qui intègre le courant délivré par le détecteur élémentaire 20 pendant la durée de l'impulsion et transforme la charge amplificateur tension, un en une obtenue tension/tension 5 qui amplifie le signal délivré par l'amplificateur charge/tension et limite passante de ce signal afin de réduire le bruit du 25 détecteur, un comparateur 6 qui compare la tension délivrée par l'amplificateur 5 avec une tension de seuil Vth et un compteur 7.

L'amplificateur A est généralement 30 constitué d'un amplificateur opérationnel 2 dont l'entrée inverseuse (-) est reliée au détecteur

élémentaire 1 et dont l'entrée non inverseuse (+) est reliée à la masse du circuit, une résistance 3 et un condensateur 4 étant montés en parallèle entre l'entrée inverseuse (-) et la sortie de l'amplificateur opérationnel 2.

De façon générale, les performances demandées à l'amplificateur tension/tension 5 sont les suivantes :

- être capable de traiter des flux d'impulsions rapides (par exemple, plusieurs millions d'impulsions par seconde);
 - être faible bruit ;
 - consommer peu ;

5

- avoir une impédance d'entrée élevée (de façon à pouvoir être attaqué par l'amplificateur charge/tension situé en amont dont l'impédance de sortie est élevée);
 - être réalisable en circuit intégré afin d'être peu encombrant ;
- 20 s'adapter au niveau de la tension de repos de l'amplificateur charge/tension situé en amont, qui peut ne pas être bien établi du fait de variations du courant de repos du détecteur élémentaire ou de dispersions technologiques.
- La figure 2 représente un amplificateur tension/tension 5 de l'art connu. L'amplificateur comprend un transistor MOS T (MOS pour « Metal Oxide Semiconductor »), un premier condensateur de capacité Ca ayant une première armature reliée à la grille du transistor T, un deuxième condensateur de capacité Cb monté entre la grille et le drain du transistor T, une

du deuxième parallèle en résistance r montée condensateur de capacité Cb et un générateur de courant i monté entre une tension d'alimentation Vdd et le drain du transistor T dont la source est reliée à la masse. L'entrée E de l'amplificateur est constituée par premier condensateur armature du deuxième capacité Ca et la sortie S de l'amplificateur par le nominal de T. Le gain drain du transistor l'amplificateur s'écrit alors :

G = - Ca/Cb

5

La résistance r permet, d'une part, de stabiliser le potentiel sur la grille du transistor T, et, d'autre part, de régler la fréquence de coupure basse du circuit.

amplificateur présente plusieurs tel 15 limitations. En particulier, la contre-réaction (r, Cb) conduit la grille du transistor T à apparaître, alternatif, comme une masse virtuelle pour l'étage situé en amont. La recherche d'un gain élevé, et donc d'une valeur de capacité Ca élevée, conduit alors à 20 charger l'étage situé en amont et, partant, à faire La importante. dernier de facon ce consommer consommation globale de l'amplificateur peut devenir importante et atteindre plusieurs dizaines, voire plusieurs centaines, de microwatts. 25

L'amplificateur selon invention ne présente pas cet inconvénient.

EXPOSE DE L'INVENTION

En effet, l'invention concerne un amplificateur de 30 tension comprenant un premier transistor à effet de champ ayant une grille, un drain et une source, la borne d'entrée et la borne sortie de l'amplificateur étant formées respectivement par la grille et par le drain du premier transistor à effet de champ, caractérisé en ce qu'il comprend :

o un premier générateur de courant qui charge le drain du premier transistor;

10

15

20

30

- un deuxième générateur de courant qui charge la source du premier transistor, la valeur du courant délivré par le deuxième générateur de courant étant sensiblement égale à la valeur du courant délivré par le premier générateur de courant;
 - un premier condensateur ayant une première borne reliée au drain du premier transistor et une deuxième borne reliée à une première tension de référence; et
- un deuxième condensateur ayant une première borne reliée à la source du premier transistor et une deuxième borne reliée à une deuxième tension de référence.

Les première et deuxième tensions de référence peuvent être une même tension, par exemple, la tension de référence du circuit (masse).

Selon une caractéristique supplémentaire de 25 l'invention, l'amplificateur comprend un circuit d'asservissement de la tension de sortie qu'il délivre.

caractéristique une encore Selon circuit l'invention, le supplémentaire de résistance constitué d'une est d'asservissement connectée entre le drain du premier transistor et une tension fixe.

caractéristique une encore Selon le circuit l'invention, de supplémentaire d'asservissement est constitué d'un circuit de lecture de sortie tension reçoit la l'entrée l'amplificateur et dont la sortie délivre un signal de commande de la grille d'un transistor qui constitue le premier ou le second générateur de courant.

Selon encore une caractéristique supplémentaire de l'invention, l'amplificateur comprend un filtre passe-bas placé en sortie du circuit de lecture pour filtrer le signal de commande délivré par le circuit de lecture.

Selon encore une caractéristique supplémentaire de l'invention, le circuit de lecture est un suiveur de tension.

Selon encore une caractéristique supplémentaire de l'invention, le circuit de lecture est un amplificateur différentiel à deux entrées, la tension de sortie de l'amplificateur étant appliquée sur une première entrée de l'amplificateur différentiel et une tension de référence étant appliquée sur la deuxième entrée de l'amplificateur différentiel.

Selon encore une caractéristique supplémentaire de l'invention, le circuit de lecture est un amplificateur qui amplifie les variations de la tension de sortie de l'amplificateur par rapport à une tension de référence déterminée à partir d'une tension de réglage.

Selon encore une caractéristique 30 supplémentaire de l'invention, le circuit d'asservissement est constitué d'un transistor MOS

- ~ ~~

5

10

1.5

20

monté en grille commune et dont la source est connectée à la sortie de l'amplificateur.

supplémentaire de l'invention, l'amplificateur comprend un transistor à effet de champ supplémentaire de type opposé au premier transistor à effet de champ, la grille et le drain du transistor à effet de champ supplémentaire étant respectivement reliés à la grille et au drain du premier transistor à effet de champ, la source du transistor à effet de champ supplémentaire étant reliée au premier générateur de courant et à une première borne d'un condensateur supplémentaire dont la deuxième borne est reliée à une tension fixe.

10

15

20

25

30

caractéristique une encore Selon supplémentaire de l'invention, l'amplificateur comprend un transistor à effet de champ supplémentaire de type opposé au premier transistor à effet de champ, le drain du transistor supplémentaire étant relié au drain du premier transistor à effet de champ, la grille du transistor supplémentaire étant reliée à une tension différente de la tension appliquée sur la grille du premier transistor à effet de champ, la source du transitor à effet de champ supplémentaire étant reliée au premier générateur de courant et à une première borne d'un condensateur supplémentaire dont la deuxième borne est reliée à une tension fixe.

Selon encore une caractéristique supplémentaire de l'invention, l'amplificateur comprend un circuit de décalage de tension pour former la tension appliquée sur la grille du transistor

supplémentaire à partir de la tension appliquée sur la grille du premier transistor à effet de champ.

Selon encore une caractéristique supplémentaire de l'invention, le circuit de décalage de tension est une source de tension extérieure.

Selon encore une caractéristique supplémentaire de l'invention, le circuit de décalage de tension est une diode polarisée en direct.

Selon encore une caractéristique 10 supplémentaire de l'invention, l'amplificateur est réalisé en technologie MOS.

L'invention concerne également un détecteur de photons X ou gamma comprenant un amplificateur charge/tension et un amplificateur tension/tension qui amplifie la tension délivrée par l'amplificateur charge/tension, caractérisé en ce que l'amplificateur tension/tension est un amplificateur selon l'invention.

BREVE DESCRIPTION DES FIGURES

5

15

25

D'autres caractéristiques et avantages de 20 l'invention apparaîtront à la lecture de modes de réalisation préférentiels de l'invention faits en référence aux figures jointes parmi lesquelles :

- la figure 1 représente un schéma de principe de détecteur de photons X ou gamma selon l'art connu;
- la figure 2 représente un schéma électrique d'amplificateur tension/tension de détecteur de photons X ou gamma selon l'art connu;
- la figure 3 représente un schéma électrique d'amplificateur tension/tension selon

l'invention ;

- les figures 4A, 4B, 5A et 5B représentent différentes variantes d'un premier perfectionnement d'amplificateur tension/tension selon l'invention;
- la figure 6 représente un deuxième perfectionnement d'amplificateur tension/tension selon l'invention;
- la figure 7 représente une première variante du deuxième perfectionnement représenté en figure 6;
 - la figure 8 représente une deuxième variante du deuxième perfectionnement représenté en figure 6;
- la figure 9 représente un exemple de réalisation d'amplificateur tension/tension selon l'invention.

Sur toutes les figures, les mêmes références désignent les mêmes éléments.

20

25

30

Ł

5

DESCRIPTION DETAILLEE DE MODES DE MISES EN ŒUVRE DE L'INVENTION

La figure 3 représente un schéma électrique d'un amplificateur tension/tension selon l'invention.

L'amplificateur tension/tension comprend un transistor MOS M1, un premier générateur de courant I1, un premier condensateur de capacité C1, un deuxième générateur de courant I0 et un deuxième condensateur de capacité C0. Le montage est décrit, à titre d'exemple, avec un transistor MOS de type N. L'homme de l'art peut

transposer ce montage sans effort avec un transistor MOS de type P.

alimenté entre une L'amplificateur est une tension de polarisation Vdd et de référence, par exemple la masse. La borne d'entrée E et l'amplificateur S de borne de sortie respectivement la grille et le drain du transistor M1.

5

25

30

Le drain du transistor est relié à une première borne du premier générateur de courant I1 dont la à borne reliée est deuxième 10 d'alimentation Vdd. Le premier condensateur de capacité Cl a une première borne reliée au drain du transistor M1 et une deuxième borne reliée à la masse. La source du transistor M1 est reliée à une première borne du deuxième générateur de courant I0 dont la deuxième 15 borne est reliée à la masse. Le deuxième condensateur de capacité CO est monté en parallèle du deuxième générateur de courant IO.

Le fontionnement de l'amplificateur va 20 maintenant être décrit.

Au départ, le transistor M1 ne conduit pas. Le générateur de courant I0 injecte des électrons sur la source du transistor M1, lesquels électrons sont stockés dans le condensateur de capacité C0, entraînant la chute du potentiel de source VA, jusqu'à ce que le transistor M1 se mette à conduire. Le potentiel de source VA se stabilise lorsque le courant qui parcourt le transistor M1 devient égal à I0. Tant que le transistor M1 ne conduit pas, la tension de sortie VS de l'amplificateur est égale à la tension d'alimentation Vdd. A partir du moment où le transistor

M1 conduit le courant IO, si les courants I1 et IO sont sensiblement égaux, la borne de sortie S reçoit une somme de courants nulle et la tension de sortie VS peut a priori se stabiliser à une valeur quelconque entre VE-VT et Vdd, où VE est la tension d'entrée de l'amplificateur et VT la tension de seuil du transistor M1.

Supposons la tension de sortie VS égale à une tension de repos VSO. Si l'étage en amont de l'amplificateur module la tension d'entrée VE d'une quantité Δ VE positive, alors le transistor M1 conduit temporairement davantage et le potentiel VA croît jusqu'à ce que le courant qui parcourt le transistor M1 se stabilise de nouveau à la valeur IO. Il vient alors:

 $VA \approx VE-VT + \Delta VE$.

La charge Q01 transmise par le transistor M1, de la source vers le drain du transistor M1, pendant la durée Δ t1 du phénomène transitoire décrit ci-dessus s'écrit alors :

Q01 = -I0 $\times \Delta t1$ - C0 $\times \Delta VE$

20

25

Pendant cette même durée Δ t1, la charge Q1 délivrée par le générateur de courant I1 sur la borne de sortie S s'écrit :

 $Q1 = I1 \times \Delta t1$, soit

Q1 \cong I0 \times Δ t1

La variation de charge $\Delta Q1$ sur la borne de sortie S s'écrit alors :

 $\Delta Q1 \cong - C0 \times \Delta VE$,

30 ce qui génère une variation de tension telle que :

 $\Delta VS \cong - (CO/C1) \times \Delta VE$.

Pendant la durée du transitoire où apparaît la tension ΔVE , l'amplificateur présente ainsi un gain négatif égal à - (CO/C1). Un échelon d'entrée est alors transformé en un échelon de sortie.

Lorsque la tension VE revient à son état de repos, et donc varie d'une quantité ΔVE négative, le transistor M1 conduit temporairement moins. La tension VA diminue jusqu'à ce que le courant qui parcourt le transistor se stabilise de nouveau à la valeur IO. La tension VA s'écrit alors :

 $VA \cong VE - VT$.

La charge Q02 transmise par le transistor M1, de la source vers le drain, pendant la durée Δ t2 de ce phénomène transitoire s'écrit alors :

 $Q02 = - I0 \times \Delta t2 + C0 \times \Delta VE$

Pendant ce même temps $\Delta t2$, la charge Q2 délivrée par le générateur de courant I0 sur la borne de sortie S s'écrit :

 $Q2 = I1 \times \Delta t2$, soit

5

10

20

 $Q2 \cong I0 \times \Delta t2$

La variation de charge $\Delta Q2$ sur la borne S s'écrit donc :

 Δ 02 \cong C0 \times Δ VE

25 ce qui génère une variation de tension ΔV s telle que :

 $\Delta VS \cong (C0 /C1) \times \Delta VE$

Cette variation étant l'opposé de la variation précédente, la tension de sortie VS revient à sa valeur de repos.

30 L'amplificateur de tension proposé selon

l'invention est un amplificateur de tension de gain négatif -(CO/C1).

Les principaux avantages d'un tel circuit peuvent être énumérés comme suit :

- 5 l'étage situé en amont de l'amplificateur ne voit comme charge que la faible capacité de grille du transistor M1,
- si la valeur de repos de la tension d'entrée VE
 varie, cela change le point d'équilibre de la

 source du transistor M1 (VA ≈ VE VT) et,
 partant, cela change l'excursion de tension
 possible pour la tension de sortie VS (de VA à
 Vdd), alors que cela ne change ni la valeur de
 repos de la tension de sortie VS, ni le gain du
 montage.

La tension VS disponible en sortie de l'amplificateur est délivrée sous haute impédance. Cela nécessite donc que l'étage aval soit lui-même un étage à haute impédance. Ceci est facilement réalisable à l'aide de circuits intégrés, en particulier de circuits intégrés MOS pour lesquels l'impédance d'entrée de l'étage aval peut être purement capacitive et élevée du fait de la faible taille des transistors (faible capacité de grille). Il faut également noter qu'à la capacité de sortie C1 s'ajoute la capacité parasite de liaison entre l'amplificateur et l'étage aval. Là encore, des circuits intégrés permettent de minimiser les capacités parasites.

20

25

Il est souhaitable de réaliser une égalité 30 des courants IO et Il de façon aussi précise que possible, afin que la tension VS puisse se stabiliser entre la tension VE - VT et la tension Vdd. Du fait des dispersions technologiques, une égalité quasi-parfaite entre IO et I1 ne peut généralement pas être obtenue par simple dimensionnement des composants qui constituent le circuit. L'égalité quasi-parfaite entre IO et I1 est alors obtenue à l'aide d'un dispositif d'asservissement.

5

10

25

30

Les figures 4A, 4B, 5A et 5B représentent différentes variantes d'un premier perfectionnement de l'invention selon lequel l'amplificateur comprend un dispositif d'asservissement.

La figure 4A représente une première variante de ce premier perfectionnement.

variante, première cette Selon l'amplificateur comprend tous les éléments déjà décrits 15 en plus, 3 avec, figure la référence à résistance R1. La résistance R1 a une première borne connectée au drain du transistor M1 et une deuxième borne connectée à la tension Vdd. Selon d'autres modes de réalisation, la deuxième borne de la résistance R1 20 peut être connectée à une tension fixe différente de la tension Vdd, comme par exemple la masse.

L'ensemble constitué par la source de courant II et la résistance R1 est alors une source de courant non parfaite, de valeur nominale II, avec une résistance de sortie R1. Par construction, le courant II est ici choisi de valeur inférieure à IO. La tension VS se stabilise lorsque la relation suivante est réalisée:

 $Vdd - VS = R1 \times (I0 - I1), soit$ $VS = Vdd - R1 \times (I0 - I1)$

le cas où la deuxième borne de la par connectée à la masse, R1 est résistance construction le courant Il est alors choisi supérieur au courant IO. Le courant circulant dans la résistance I1-I0 et les équations égal à est alors expriment la tension VS sont modifiées en conséquence.

5

10

15

20

25

Le circuit selon la première variante du premier perfectionnement de l'invention ne passe pas les variations très basse fréquence de la tension d'entrée VE. La tension de sortie revient alors vers son point d'équilibre avec la constante de temps R1C1. Ceci est avantageux, car il est généralement demandé à un amplificateur de tension de circuit de détection de rayons X ou gamma d'être passe-bande (fonction « shaper »).

Si la fréquence de coupure basse est définie par la constante de temps R1C1, la fréquence de coupure haute est, quant à elle, définie par la vitesse de transfert des charges du condensateur de capacité C0 vers le condensateur de capacité C1, c'est-à-dire par la constante de temps $(1/g_m)$ x C0, où g_m est la transconductance du transistor M1, elle-même définie par le choix du courant I0.

L'amplificateur à asservissement représenté en figure 4A régule le courant qui circule dans la résistance R1 de façon que la somme du courant I1 et du courant qui parcourt la résistance R1 soit égale à I0.

La figure 4B représente une deuxième variante du premier perfectionnement de l'invention.

30 Selon cette deuxième variante, l'amplificateur comprend tous les éléments déjà décrits en référence à la figure 3 avec, en plus, un transistor MOS TM monté en grille commune et dont la source est connectée à la sortie de l'amplificateur. La grille du transistor TM est alors connectée à une tension fixe VG telle que :

VG = VS - VTmos,

5

10

25

30

où VTmos est la tension de seuil du transistor TM et VS la tension de sortie de l'amplificateur.

Le transistor TM, fonctionnant en régime saturé, présente alors un comportement fortement non linéaire en fonction de la tension VS. Un tel montage est particulièrement bien adapté lorsque le signal d'entrée de l'amplificateur est formé d'impulsions.

Le transistor TM peut être de type N ou de type P.

Dans le cas où le transistor TM est de type N (figure 4B), son drain est connecté à la tension Vdd et son substrat est à la masse. Le courant Il est alors inférieur au courant I0 et le montage est adapté à la présence d'impulsions négatives en entrée de l'amplificateur.

Dans le cas où le transistor TM est de type P (non représenté sur les figures), son drain est connecté à la masse et son substrat est connecté à la tension Vdd. Dans ce cas, le courant I1 est supérieur au courant I0 et le montage est adapté à la présence d'impulsions positives en entrée de l'amplificateur.

Deux autres variantes d'amplificateur à asservissement selon le premier perfectionnement de l'invention sont représentées aux figures 5A et 5B. Seul le circuit représenté en figure 5A sera décrit, le circuit représenté en figure 5B se déduisant à

l'évidence du circuit représenté en figure 5A.

5

25

Selon le deuxième exemple d'amplificateur tension/tension à asservissement selon l'invention, l'amplificateur comprend tous les éléments déjà décrits en référence à la figure 3 avec, en plus, un circuit de lecture As et un filtre passe-bas constitué d'une résistance R2 en série avec un condensateur de capacité C2.

Le générateur de courant II est ici réalisé

par un transistor M2a de type P dont le drain, la
source et la grille sont reliés, respectivement, au
drain du transistor M1, à la tension d'alimentation Vdd
et au point intermédiaire entre R2 et C2. L'entrée du
circuit As est reliée aux drains des transistors M1 et

M2a (i.e. la sortie S de l'amplificateur). Une première
borne du filtre constitué par la résistance R2 en série
avec le condensateur de capacité C2 est reliée à la
sortie du circuit de lecture As, la deuxième borne du
filtre, ou point intermédiaire, étant reliée à la
grille du transistor M2a.

La tension de sortie VS est lue par le circuit de lecture As qui reproduit les variations de tension VS avec un gain positif pas nécessairement constant, et avec une tension d'offset pas nécessairement nulle. La sortie du circuit de lecture As est filtrée en basse fréquence par le circuit (R2, C2). La tension filtrée est appliquée à la grille du transistor M2a.

La valeur de repos de la tension VS est 30 celle qui produit sur la grille du transistor M2a, via le circuit de lecture As, une tension telle que le courant I1 qui parcourt le transistor M2a soit égal au courant I0.

Le circuit de lecture As peut être réalisé de différentes manières. Ainsi, le circuit As peut-il être un suiveur de tension de gain sensiblement égal à également être As peut circuit Le l'unité. amplificateur différentiel à deux entrées, la tension VS étant appliquée sur une première entrée et une tension de référence étant appliquée sur la deuxième entrée. Dans ce dernier cas, la tension de sortie VS se stabilise à une valeur sensiblement égale à la tension de référence. Un troisième exemple est celui où le circuit As amplifie les variations de la tension VS par rapport à une tension de référence déterminée à partir d'une tension de réglage, comme cela apparaîtra, à titre d'exemple, à la figure 9.

5

10

15

20

25

Afin d'assurer la stabilité du montage, le circuit de lecture As est conçu pour introduire un faible déphasage. L'amplificateur selon les deux variantes décrites aux figures 5A et 5B ne passe pas le continu. La fréquence de coupure basse est définie par la constante de temps R2C2. La fréquence de coupure haute est définie, comme précédemment, par (1/gm) x CO.

Selon le schéma de la figure 5A, le générateur de courant IO est maître et le générateur de courant II est asservi. La figure 5B représente la variante selon laquelle le générateur de courant II est maître et le générateur de courant IO, réalisé à l'aide d'un transistor M2b, est asservi.

30 La figure 6 représente un deuxième perfectionnement de l'amplificateur tension/tension

selon l'invention. Selon ce deuxième perfectionnement, l'amplificateur comprend des moyens pour accroître le gain de l'amplificateur.

L'amplificateur tension/tension selon deuxième perfectionnement de l'invention comprend tous 5 les éléments déjà décrits en référence à la figure 3 avec, en plus, un transistor M3 et un condensateur de capacité CO1. Le transistor M3 est un transistor MOS de type P monté en série entre le transistor M1 et le générateur de courant I1, le drain, la source et la 10 grille du transistor M3 étant reliés, respectivement, au drain du transistor M1, au générateur de courant I1 et à l'entrée E de l'amplificateur. L'entrée E de grilles aux reliée donc l'amplificateur est transistors M1 et M3. Le condensateur de capacité C01 a 15 une première borne reliée à la source du transistor M3 et une deuxième borne reliée à la masse du circuit.

De même que précédemment, l'égalité précise entre les courants I0 et I1 peut être assurée par un n'est lequel pas d'asservissement, dispositif représenté sur la figure 6 afin de ne pas alourdir le est dispositif d'asservissement alors Le quelconque des l'un exemple, par réalisé, par dispositifs d'asservissement décrits précédemment (cf. figures 4A-5B).

20

25

Les transistors Ml et M3 sont en régime saturé. Il s'en suit que :

VS > VE - VT(M1), et

VS < VE - VT(M2), où

30 VT(M1) est la tension de seuil (positive) du transistor M1 et VT(M2) est la tension de seuil (négative) du

transistor M2. C'est le rôle du dispositif d'asservissement (non représenté sur la figure 6) que d'assurer une valeur de repos de la tension VS qui respecte précisemment ces deux inéquations.

Lorsque la tension d'entrée VE croît, le courant qui parcourt le transistor M1 croît et le courant qui parcourt le transistor M3 diminue.

A la fin d'un transitoire de tension d'entrée ΔVE , il vient :

 $\Delta VS = -(C0/C1+C01/C1) \times \Delta VE$

5

10

Avantageusement, le gain de l'amplificateur est donc accru. Si, par exemple, les capacités CO et CO1 sont sensiblement égales, le gain est doublé alors que la consommation demeure inchangée.

Une autre variante du perfectionnement 15 l'invention est représentée en figure 7. Cette autre s'applique préférentiellement οù au cas variante l'étage amont délivre simultanément une tension deux tensions de de sous la forme différentes. Dans le cas où l'étage amont ne délivre 20 qu'une seule tension de sortie, il est clair, pour l'homme de l'art, qu'une duplication de tension peut se réaliser à l'aide d'un étage intermédiaire, par exemple en utilisant la chute de tension qui apparaît aux bornes d'une diode polarisée en direct. Le schéma de la 25 figure 7 illustre, de façon symbolique, la duplication de la tension de sortie de l'étage amont sous la forme d'une tension de décalage Vdec appliquée entre grille du transistor M3 et la grille du transistor M1. La tension VE est ainsi appliquée sur la grille du 30 transistor Ml et la tension VE + Vdec sur la grille du transistor M3.

5

10

15

20

tension Vdec la οù cas le Dans négative, la valeur minimale nécessaire de la tension d'alimentation Vdd est réduite et il est possible, en conséquence, de réduire la puissance dissipée (mais alors l'excursion de la tension VS se trouve également réduite). A l'inverse, dans le cas où la tension Vdec la tension minimale de la valeur positive, d'alimentation Vdd est augmentée et il est possible, en conséquence, d'augmenter l'excursion de la tension VS (mais alors la puissance dissipée se trouve également augmentée).

figure 8 représente une variante du La perfectionnement représenté en figure 6.

En plus des éléments représentés en figure le circuit de la figure 8 comprend un montage cascode constitué de deux transistors MK1 et respectivement de type P et N, montés en série entre les transistors M3 et M1. La source du transistor MK1 est reliée au drain du transistor M3 et la source du transistor MK2 est reliée au drain du transistor M1. Les drains des transistors Mk1 et MK2 sont reliés entre eux et constituent la sortie de l'amplificateur de respectivement VK2 VK1 et tensions Les tension. appliquées sur la grille du transistor MK1 et sur la 25 grille du transistor MK2 sont ajustées pour assurer la polarisation en mode cascode. Un avantage du circuit représenté en figure 8 est de réduire les capacités Miller du montage et, en conséquence, de réduire la charge vue par l'étage situé en amont. 30

Le circuit représenté en figure 8 comprend,

à titre d'exemple, un montage cascode à deux transistors. L'invention concerne également des circuits dont le montage cascode ne comprend, par exemple, qu'un seul transistor.

représente un 9 figure La 5 électrique en technologie MOS illustrant un exemple de l'invention. d'amplificateur selon réalisation circuit électrique de la figure 9 correspond à un amplificateur dont le schéma de principe est celui de dispositif comprend un qui et figure 7 10 d'asservissement tel que représenté en figure 5B. Il s'en suit que le circuit électique illustré en figure 9 comprend les générateurs de courant I1 et I0, les transistors M1 et M3, les condensateurs de capacités respectives CO, C1, CO1, C2, l'amplificateur de lecture 15 As et la résistance R2, tous ces composants étant réalisés à l'aide de transistors MOS. Le circuit représenté en figure 9 comprend également un circuit de polarisation P de la grille du transistor qui constitue le générateur de courant I1. Le circuit de polarisation 20 est alimenté par une tension Vddimage qui est également la tension d'alimentation de l'amplificateur lecture As lecture As. L'amplificateur de exemple d'amplificateur troisième conforme au lecture mentionné précédemment et, en conséquence, 25 amplifie les variations de la tension de sortie VS par rapport à une tension de référence déterminée à partir d'une tension de réglage Vr.

Le circuit électrique représenté en figure 30 9 est conçu pour amplifier, avec un gain négatif, des impulsions de tension positives qui sont appliquées sur l'entrée E par rapport à un niveau de repos de la tension d'entrée.

Le montage est polarisé entre une tension Vdd et la masse.

REVENDICATIONS

- 1. Amplificateur de tension comprenant un premier transistor à effet de champ (M1) ayant une grille, un drain et une source, la borne d'entrée et la borne sortie de l'amplificateur étant formées respectivement par la grille et par le drain du premier transistor à effet de champ, caractérisé en ce qu'il comprend:
 - un premier générateur de courant (I1) qui charge le drain du premier transistor (M1) ;
 - un deuxième générateur de courant (IO) qui charge la source du premier transistor (M1), la valeur du courant délivré par le deuxième générateur de courant (IO) étant sensiblement égale à la valeur du courant délivré par le premier générateur de courant (II);
- un premier condensateur (C1) ayant une première
 20 borne reliée au drain du premier transistor (M1)
 et une deuxième borne reliée à une première
 tension de référence ; et

15

- un deuxième condensateur (CO) ayant une première borne reliée à la source du premier transistor (M1) et une deuxième borne reliée à une deuxième tension de référence.
- Amplificateur selon la revendication 1, caractérisé en ce qu'il comprend un circuit d'asservissement de la tension de sortie qu'il délivre.

3. Amplificateur selon la revendication 2, caractérisé en ce que le circuit d'asservissement est constitué d'une résistance (R1) connectée entre le drain du premier transistor (M1) et une tension fixe.

5

- 4. Amplificateur selon la revendication 2, caractérisé en ce que le circuit d'asservissement est constitué d'un circuit de lecture (As) dont l'entrée reçoit la tension de sortie (VS) de l'amplificateur et dont la sortie délivre un signal de commande de la grille d'un transistor (M2a, M2b) qui constitue le premier ou le second générateur de courant.
- 5. Amplificateur selon la revendication 4,
 15 caractérisé en ce qu'il comprend un filtre passe-bas
 (R2, C2) placé en sortie du circuit de lecture pour
 filtrer le signal de commande délivré par le circuit de
 lecture (As).
- ou 5, caractérisé en ce que le circuit de lecture (As) est un suiveur de tension.
- 7. Amplificateur selon la revendication 4
 25 ou 5, caractérisé en ce que le circuit de lecture (As)
 est un amplificateur différentiel à deux entrées, la
 tension de sortie de l'amplificateur étant appliquée
 sur une première entrée de l'amplificateur différentiel
 et une tension de référence étant appliquée sur la
 30 deuxième entrée de l'amplificateur différentiel.

8. Amplificateur selon la revendication 4 ou 5, caractérisé en ce que le circuit de lecture (As) est un amplificateur qui amplifie les variations de la tension de sortie (VS) de l'amplificateur par rapport à une tension de référence déterminée à partir d'une tension de réglage (Vr).

5

- 9. Amplificateur selon la revendication 2, caractérisé en ce que le circuit d'asservissement est constitué d'un transistor MOS monté en grille commune (TM) et dont la source est connectée à la sortie de l'amplificateur.
- l'une quelconque 10. Amplificateur selon des revendications précédentes, caractérisé en ce qu'il 15 comprend un transistor à effet de champ supplémentaire (M3) de type opposé au premier transistor à effet de champ (M1), la grille et le drain du transistor à effet respectivement étant supplémentaire (M3) champ reliés à la grille et au drain du premier transistor à 20 effet de champ (M1), la source du transitor à effet de champ supplémentaire étant reliée au premier générateur première borne à une (I1)et courant de condensateur supplémentaire (CO1) dont la deuxième borne est reliée à une tension fixe. 25
 - 11. Amplificateur selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comprend un transistor à effet de champ supplémentaire (M3) de type opposé au premier transistor à effet de champ (M1), le drain du transistor supplémentaire (M3)

étant relié au drain du premier transistor à effet de champ (M1), la grille du transistor supplémentaire (M3) étant reliée à une tension différente de la tension appliquée sur la grille du premier transistor à effet de champ (M1), la source du transitor à effet de champ supplémentaire étant reliée au premier générateur de courant (I1) et à une première borne d'un condensateur supplémentaire (C01) dont la deuxième borne est reliée à une tension fixe.

10

15

5

- 12. Amplificateur selon la revendication 11, caractérisé en ce qu'il comprend un circuit de décalage de tension pour former la tension appliquée sur la grille du transistor supplémentaire (M3) à partir de la tension appliquée sur la grille du premier transistor à effet de champ (M1).
- 13. Amplificateur selon la revendication 12, caractérisé en ce que le circuit de décalage de 20 tension est une source de tension extérieure.
 - 14. Amplificateur selon la revendication 12, caractérisé en ce que le circuit de décalage de tension est une diode polarisée en direct.

- 15. Amplificateur selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il est réalisé en technologie MOS.
- 30 16. Détecteur de photons X ou gamma comprenant un amplificateur charge/tension et un

amplificateur tension/tension qui amplifie la tension délivrée par l'amplificateur charge/tension, caractérisé en ce que l'amplificateur tension/tension est un amplificateur selon l'une quelconque des revendications 1 à 15.









FIG. 1


























FIG. 9



BREVET D'INVENTION CERTIFICAT D'UTILITE

Désignation de l'inventeur

Vos références pour ce dossier	B14346.3 PR -DD2512
Vos references pour ce dossier	0350344-
N°D'ENREGISTREMENT NATIONAL	03073992
TITRE DE L'INVENTION	
	AMPLIFICATEUR DE TENSION A FAIBLE CONSOMMATION.
LE(S) DEMANDEUR(S) OU LE(S)	
MANDATAIRE(S):	
DESIGNE(NT) EN TANT	
QU'INVENTEUR(S):	
Inventeur 1	·
Nom	ARQUES
Prénoms	Marc
Rue	48 rue Maurice Barrès
Code postal et ville	38100 GRENOBLE
Société d'appartenance	

La loi n°78-17 du 6 janvier 1978 relative à l'informatique aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.

Signé par Signataire: FR, Brevatome, J.Lehu Emetteur du certificat: DE, D-Trust GmbH, D-Trust for EPO 2.0 Fonction Mandataire agréé (Mandataire 1)